Mise à jour éditoriale : cet article traite du projet PCIe 7.0 v0.5 annoncé le 2 avril 2024. PCI-SIG a publié la version finale 1.0 pour ses membres le 11 juin 2025. Les prévisions conservées ci-dessous décrivent les perspectives à l’époque du projet. PCI-SIG : PCIe 7.0 v1.0
PCI-SIG a mis la version 0.5 à disposition de ses membres pour examen le 2 avril 2024, en la présentant comme le premier projet officiel intégrant les retours sur la version 0.3. À cette époque, la publication finale était prévue pour 2025. PCI-SIG : PCIe 7.0 v0.5
PCIe 7.0 est la nouvelle génération de technologie d’interconnexion informatique, conçue pour porter les débits de transfert de données à 128 GT/s par broche — soit le double des 64 GT/s de PCIe 6.0 et quatre fois les 32 GT/s de PCIe 5.0. Une connexion à 16 voies (x16) peut ainsi fournir simultanément une bande passante de 256 GB/s dans chaque direction (hors surdébit lié au codage). Ces débits seront particulièrement utiles aux futurs centres de données ainsi qu’aux applications d’intelligence artificielle et de calcul haute performance qui nécessitent des transferts de données plus rapides, y compris des débits de transfert de données réseau.
Pour atteindre ces débits, PCIe 7.0 double la fréquence du bus de la couche physique par rapport à PCIe 5.0 et 6.0. Il conserve la modulation d’amplitude d’impulsions à quatre niveaux (PAM4), le codage 1b/1b en mode FLIT et la correction d’erreurs sans voie de retour (FEC) utilisés par PCIe 6.0. PCI-SIG précise que la spécification PCIe 7.0 vise également l’amélioration des paramètres des canaux et de leur portée, ainsi qu’une meilleure efficacité énergétique.
Dans l’ensemble, les ingénieurs qui développent PCIe 7.0 ont fort à faire : il faut doubler la fréquence du bus de la couche physique, une évolution majeure que PCIe 6.0 avait évitée grâce à la signalisation PAM4. Améliorer la transmission des données a toujours un coût ; avec PCIe 7.0, PCI-SIG est sans doute revenu à un développement en mode difficile, puisque la couche physique doit à nouveau être améliorée, cette fois pour fonctionner autour de 30GHz. Il reste à savoir quelle part de cet effort reposera sur une signalisation élaborée (et des retimers), et quelle part reposera sur de pures améliorations des matériaux, comme des circuits imprimés (PCB) plus épais et des matériaux à faibles pertes.
La prochaine étape majeure de PCIe 7.0 consiste à finaliser la version 0.7 de la spécification, considérée comme un projet complet dans lequel tous les aspects doivent être entièrement définis et les spécifications électriques vérifiées à l’aide de puces d’essai. Aucune nouvelle fonction ne peut être ajoutée après cette étape. PCIe 6.0 a finalement connu quatre projets majeurs — 0.3, 0.5, 0.7 et 0.9 — et PCIe 7.0 devrait suivre le même parcours. Une fois la spécification finalisée en 2025, plusieurs années devraient encore s’écouler avant l’arrivée des premiers matériels PCIe 7.0 sur le marché, car le processus dépasse largement la publication de la spécification finale.
Objectifs fonctionnels de PCIe 7.0
PCI-SIG a indiqué que la spécification PCIe 7.0 reste en bonne voie pour une publication complète en 2025 et comprend les objectifs fonctionnels suivants :
- Fournir un débit brut de 128 GT/s et une bande passante bidirectionnelle allant jusqu’à 512 GB/s dans une configuration x16.
- Utiliser la signalisation PAM4 (modulation d’amplitude d’impulsions à 4 niveaux).
- Prendre en compte les paramètres des canaux et leur portée.
- Continuer à atteindre les objectifs de faible latence et de haute fiabilité.
- Améliorer l’efficacité énergétique.
- Maintenir la rétrocompatibilité avec toutes les générations précédentes de la technologie PCIe.
PCIe 7.0 est conçu comme une solution d’interconnexion évolutive pour les marchés à forte intensité de données tels que 800G Ethernet, AI/ML, centres de données hyperscale, HPC, informatique quantique et cloud. À mesure que la technologie PCIe évolue pour répondre aux besoins de bande passante élevée, l’architecture PCIe 7.0 se concentre sur les paramètres des canaux et leur portée, tout en améliorant l’efficacité énergétique.
Contexte : les projets précédents
En juin de l’année précédente, PCI-SIG avait publié la version 0.3 de PCIe 7.0. Les premiers travaux avaient commencé en 2022, lorsque le groupe avait annoncé la spécification PCI Express 7.0 lors de la PCI-SIG Developer Conference.
Précision sur la bande passante : PCIe 7.0 spécifie 128 GT/s. Le maximum annoncé de 512 GB/s correspond à la bande passante cumulée dans les deux directions d’une liaison à seize voies (x16) ; il ne s’agit pas de la bande passante d’une seule voie. PCI-SIG : 128 GT/s / 512 GB/s (x16)
« Avec la prochaine spécification PCIe 7.0, PCI-SIG poursuit son engagement de 30 ans à fournir des spécifications de référence pour l’industrie, qui repoussent les limites de l’innovation », déclarait Al Yanes, président et président du conseil d’administration de PCI-SIG. « Alors que la technologie PCIe continue d’évoluer pour répondre aux besoins de bande passante élevée, notre groupe de travail se concentrera sur les paramètres des voies et leur portée, ainsi que sur l’amélioration de l’efficacité énergétique. »
À la réunion de 2023, PCI-SIG avait achevé le premier projet, la version 0.3, prêt à être distribué aux membres. Les premières versions exposent généralement peu de détails techniques au public, et la v0.3 ne faisait pas exception. Cette étape était néanmoins importante : elle montrait que le groupe avait établi les bases techniques nécessaires à des communications PCIe plus rapides, ce qui n’est pas anodin compte tenu du doublement nécessaire de la fréquence du bus de la couche physique. Sur le plan électrique, PCIe 7.0 conserve le codage PAM4 + FLIT de son prédécesseur ; la nouvelle norme réduit ainsi sensiblement les efforts de développement de la couche physique en concentrant les travaux sur la couche logique.
Le rythme de normalisation de PCI-SIG repose sur un cycle de développement de trois ans. L’annonce du projet respectait donc le calendrier, avec encore environ deux années de développement prévues. Si les travaux sur les versions restantes se déroulent comme prévu, PCI-SIG prévoit de finaliser PCIe 7.0 en 2025. Le programme de conformité de la spécification devrait être opérationnel en 2027. Les essais de conformité et la certification sont nécessaires avant la commercialisation de matériels majeurs utilisant la nouvelle spécification et, à de rares exceptions près, ils prennent généralement de 2 à 2.5 ans. Les premiers produits commerciaux PCIe 7.0 ne sont donc pas attendus avant 2027 au plus tôt.
Spécifications de câblage
Pendant le développement de PCIe 7.0, les matériels PCIe 6.0 sont eux aussi encore en développement, et même les appareils PCIe 5.0 ne sont disponibles que depuis peu. En parallèle de la spécification principale, PCI-SIG finalise des domaines complémentaires, notamment le câblage. Bien que PCIe soit traditionnellement considéré comme un bus passant par les pistes d’un circuit imprimé, la norme a toujours autorisé le câblage. Avec la nouvelle norme, PCI-SIG prévoit une utilisation croissante des câbles dans les serveurs et autres équipements haut de gamme, car les PCB offrent une portée de canal limitée, qui diminue lorsque la fréquence des signaux augmente.
Dans ce but, PCI-SIG développe deux spécifications de câblage dont la publication était prévue au quatrième trimestre de cette année-là. Elles couvrent PCIe 5.0 et PCIe 6.0 (la fréquence des signaux ne changeant pas), ainsi que les câbles internes et externes. Le câblage interne relie des appareils à d’autres composants du système (appareils et cartes mères/fonds de panier), tandis que le câblage externe assure des connexions entre systèmes. PCI Express a environ une génération de retard sur Ethernet en matière de technologie de signalisation et de débits absolus. Une grande partie des premiers travaux sur la transmission cuivre à haut débit avait donc déjà été réalisée par le groupe de travail Ethernet, ce qui simplifie quelque peu le développement de la norme PCIe et de son câblage. Le développement de ces câbles concerne clairement davantage les serveurs que les produits grand public, mais reste important lorsque les entreprises relient des systèmes et des grappes de calcul toujours plus puissants.
L’avenir de PCIe : la technologie optique
Les ordinateurs actuels reposent fortement sur le bus PCI Express, qui répond efficacement aux besoins de connexions à large bande passante entre composants. Alors que ces besoins continuent d’augmenter, PCI-SIG prépare l’avenir. Tout en travaillant sur PCIe 6.0 et 7.0, le groupe explore également une évolution radicale vers des interconnexions optiques, plutôt que les connexions électriques traditionnelles. En août 2023, PCI-SIG a annoncé la création d’un Optical Working Group chargé de transmettre la technologie PCIe par des connexions optiques. L’objectif est de rester indépendant de la technologie optique utilisée, en prenant en charge une large gamme de technologies et en envisageant des formats éventuellement propres à certaines d’entre elles.
« Les connexions optiques constitueront une évolution importante pour l’architecture PCIe, car elles permettront d’améliorer les performances, de réduire la consommation électrique, d’augmenter la portée et de diminuer la latence », déclarait Nathan Brookwood, fellow chez Insight 64. « De nombreux marchés et applications exigeants en données, comme le cloud, l’informatique quantique, les centres de données hyperscale et le calcul haute performance, bénéficieront d’une architecture PCIe utilisant des connexions optiques. »
« Nous constatons un vif intérêt de l’industrie pour étendre la portée de la norme PCIe, établie sur plusieurs générations et économe en énergie, grâce à une connectivité optique entre applications », déclarait Al Yanes, président et président du conseil d’administration de PCI-SIG. « PCI-SIG accueille les contributions de l’industrie et invite tous ses membres à rejoindre l’Optical Working Group, à partager leur expertise et à contribuer à définir les objectifs et exigences propres à ce groupe de travail. »
Alors que le groupe de travail existant poursuit son objectif de 128 GT/s avec PCIe 7.0, le nouveau groupe optique cherche à rendre l’architecture PCIe mieux adaptée à l’optique. Publié pour la première fois en 2000, PCI Express a été initialement développé autour de connecteurs de bord à haute densité encore utilisés aujourd’hui. La PCIe Card Electromechanical Specification (CEM) définit le format des cartes d’extension utilisé au cours des deux dernières décennies, de x1 à x16. Si CEM est resté pratiquement inchangé pendant de nombreuses années (principalement pour préserver la compatibilité avec les générations précédentes et suivantes), la norme de signalisation a connu plusieurs augmentations de débit : le débit d’une seule voie PCIe a été multiplié par 32 depuis 2000, et PCI-SIG le doublera à nouveau avec PCIe 7.0 en 2025. L’énorme augmentation des données transmises par broche s’accompagne d’une augmentation similaire de la bande de fréquences utilisée, PCIe 7.0 devant fonctionner à près de 32GHz.
Lors du développement des nouvelles normes, PCI-SIG a cherché à limiter ces problèmes en employant d’autres méthodes de signalisation ne nécessitant pas de fréquences plus élevées (comme PAM4 pour PCIe 6), ainsi que des retimers à distance intermédiaire, parallèlement à l’amélioration des matériaux. Mais les limites de fréquence des pistes cuivre sur les PCB n’ont jamais été complètement éliminées. C’est pourquoi PCI-SIG a créé une norme officielle PCIe fondée sur le câblage cuivre. La norme de câblage PCIe 5.0/6.0 permet d’utiliser des câbles cuivre pour transmettre PCIe à l’intérieur d’un système (interne) et entre systèmes (externe). Ces câbles relativement épais présentent moins de pertes de signal que les pistes d’un PCB et permettent de dépasser la faible portée des canaux de communication à haute fréquence. Bien qu’il s’agisse d’une solution de substitution aux connecteurs PCIe CEM plutôt que d’un remplacement généralisé, son existence met en évidence les difficultés de la transmission haute fréquence sur cuivre — difficultés qui s’accentueront encore avec l’arrivée de PCIe 7.0.
C’est ce constat qui a conduit à la création du PCI-SIG Optical Working Group. À l’instar de la communauté Ethernet, souvent à l’avant-garde de l’innovation en signalisation haute fréquence, PCI-SIG voit dans les communications optiques une composante de l’avenir de PCIe : elles offrent de plus longues distances, de meilleurs débits et une consommation électrique moindre que le cuivre, de plus en plus énergivore. À proprement parler, transmettre PCIe par des connexions optiques n’exige pas une nouvelle norme optique ; plusieurs fournisseurs proposent déjà des solutions propriétaires centrées sur les connexions externes. Mais les normes optiques ont été créées pour uniformiser le fonctionnement et le comportement de PCIe sur fibre. PCI-SIG a précisé qu’il ne développera pas la norme pour une seule technologie optique : il vise une approche indépendante de la technologie, permettant d’en prendre en charge une large gamme.
L’annonce de PCI-SIG ne se limite pas au remplacement des câbles cuivre par des câbles optiques ; le groupe envisage aussi « le développement éventuel de formats propres à certaines technologies ». Si le connecteur CEM classique ne devrait pas disparaître rapidement (la compatibilité avec les générations précédentes et suivantes reste essentielle), il constitue aujourd’hui le moyen le plus faible/le plus difficile de transmettre PCIe. Si PCI-SIG envisage de nouveaux formats, le groupe optique examinera au minimum un éventuel successeur optique de CEM. S’il voyait le jour, il constituerait aisément le plus grand changement dans les plus de 23 ans d’histoire de la spécification PCIe. Toutefois, un tel changement, s’il se produit, reste éloigné de plusieurs années ; la vaste mission du groupe ne devrait pas avoir d’effet avant plusieurs années, vraisemblablement pas avant le développement des normes de câblage PCIe 7.0, voire plus directement dans le cadre de la spécification PCIe 8.0. Une utilisation importante de PCIe optique semble devoir reposer sur des émetteurs-récepteurs optiques bon marché (c’est-à-dire la photonique sur silicium). À mesure que PCIe approche des limites pratiques du cuivre, l’avenir de cette interconnexion périphérique normalisée pourrait bien se tourner vers la lumière.
