PCI-SIG lanzó la versión 0.5 de la especificación PCI-Express 7.0 a sus miembros esta semana: el segundo borrador de la especificación y el llamado final para que los miembros de PCI-SIG presenten nuevas funciones al estándar. PCI-SIG utilizó la actualización para reiterar que el desarrollo del nuevo estándar sigue en camino para una versión final en 2025.
PCIe 7.0 es la próxima generación de tecnología de interconexión de computadoras, diseñada para aumentar las velocidades de transferencia de datos a 128 GT/s por pin: el doble de los 64 GT/s de PCIe 6.0 y el cuádruple de los 32 GT/s de PCIe 5.0. Esto permite que una conexión de 16 carriles (x16) admita 256 GB/s de ancho de banda en cada dirección simultáneamente (sin incluir la sobrecarga de codificación). Estas velocidades serán muy convenientes para los futuros centros de datos, así como para la inteligencia artificial y las aplicaciones informáticas de alto rendimiento que requieren velocidades de transferencia de datos más rápidas, incluidas velocidades de transferencia de datos de red.
Para lograr estas velocidades de transferencia de datos, PCIe 7.0 duplica la frecuencia del bus de la capa física en comparación con PCIe 5.0 y 6.0. Conserva la modulación de amplitud de pulso con señalización de cuatro niveles (PAM4), codificación en modo FLIT 1b/1b y corrección de errores directa (FEC) utilizada en PCIe 6.0. PCI-SIG dijo que la especificación PCIe 7.0 también se centra en una cobertura y parámetros de canal mejorados, así como en una eficiencia energética mejorada.
En general, los ingenieros detrás de PCIe 7.0 tienen mucho trabajo por delante, ya que requiere duplicar la frecuencia del bus de la capa física, un desarrollo importante que PCIe 6.0 eludió con la señalización PAM4. Nada es gratis al mejorar la señalización de datos, y con PCIe 7.0, PCI-SIG posiblemente haya vuelto al desarrollo en modo difícil, ya que la capa física necesita mejorarse una vez más, esta vez para operar a alrededor de 30 GHz. Queda por ver cuánto del trabajo pesado se realizará mediante señalización inteligente (y retemporizadores) y cuánto mediante mejoras puramente materiales, como placas de circuito impreso (PCB) más gruesas y materiales de bajas pérdidas.
El siguiente gran paso para PCIe 7.0 es finalizar la versión 0.7 de la especificación, considerada un borrador completo donde se deben definir completamente todos los aspectos y verificar las especificaciones eléctricas con chips de prueba. No se pueden agregar nuevas funciones después de esta iteración. PCIe 6.0 finalmente pasó por cuatro borradores importantes (0.3, 0.5, 0.7 y 0.9), por lo que es probable que PCIe 7.0 esté en el mismo camino. Deberían pasar varios años hasta que el primer hardware PCIe 7.0 llegue a los estantes una vez que esté finalizado en 2025, ya que el proceso se extiende mucho más allá del lanzamiento de la especificación final.
Objetivos funcionales de PCIe 7.0
PCI-SIG dijo que la especificación PCIe 7.0 todavía está en camino para su lanzamiento completo en 2025 e incluye los siguientes objetivos funcionales:
- Proporciona una velocidad de bits sin procesar de 128 GT/s y un ancho de banda bidireccional de hasta 512 GB/s en una configuración x16.
- Utiliza señalización PAM4 (modulación de amplitud de pulso de 4 niveles).
- Presta atención a los parámetros del canal y al alcance.
- Continúa logrando objetivos de baja latencia y alta confiabilidad.
- Mejora la eficiencia energética.
- Mantiene la compatibilidad con todas las generaciones anteriores de tecnología PCIe.
PCIe 7.0 está diseñado para ser una solución de interconexión escalable para mercados con uso intensivo de datos, como Ethernet 800G, AI/ML, centros de datos a hiperescala, HPC, computación cuántica y nube. A medida que la tecnología PCIe continúa evolucionando para satisfacer las demandas de gran ancho de banda, la arquitectura PCIe 7.0 se centra en los parámetros y el alcance del canal al tiempo que mejora la eficiencia energética.
Antecedentes: borradores anteriores
En junio del año anterior, PCI-SIG lanzó la versión 0.3 de PCIe 7.0. Los primeros trabajos comenzaron en 2022, cuando en la Conferencia de Desarrolladores PCI-SIG el grupo anunció la especificación PCI Express 7.0.
"Durante 30 años, el principio rector de PCI-SIG ha sido 'Si lo construimos, ellos vendrán'", dijo Nathan Brookwood, miembro de Insight 64. "Las primeras versiones paralelas de la tecnología PCI albergaban cientos de megabytes/segundo, idealmente adaptadas a las necesidades de gráficos, almacenamiento y redes de la década de 1990. En 2003, PCI-SIG evolucionó a un diseño en serie que admitía velocidades de gigabytes/segundo para acomodar discos de estado sólido más rápidos y Ethernet de 100 MbE. Casi como un reloj, PCI-SIG ha duplicado el ancho de banda de la especificación PCIe cada tres años para enfrentar los desafíos de las aplicaciones y mercados emergentes. PCI-SIG ahora ha anunciado planes para duplicar la velocidad del carril a 512 GB/s (bidireccional), lo que lo encaminará a duplicar el rendimiento de la especificación PCIe en otro ciclo de 3 años".
"Con la próxima especificación PCIe 7.0, PCI-SIG continúa nuestro compromiso de 30 años de ofrecer especificaciones líderes en la industria que trasciendan los límites de la innovación", dijo Al Yanes, presidente y presidente de PCI-SIG. "A medida que la tecnología PCIe continúa evolucionando para satisfacer las demandas de gran ancho de banda, nuestro grupo de trabajo se centrará en los parámetros y rangos de carril, así como en mejorar la eficiencia energética".
Para la reunión de 2023, PCI-SIG había completado el primer borrador, versión 0.3, listo para distribuir a los miembros. Los primeros borradores tienden a centrarse menos en los detalles técnicos públicos, y la versión 0.3 no fue la excepción. Aún así, completar el primer borrador fue importante porque demostró que el grupo había desarrollado con éxito las bases técnicas básicas necesarias para comunicaciones PCIe más rápidas, una tarea nada fácil dada la necesidad de duplicar la frecuencia del bus de la capa física. En el aspecto eléctrico, PCIe 7.0 mantiene la codificación PAM4 + FLIT como su predecesor, por lo que el próximo estándar ahorra un esfuerzo significativo en el desarrollo de la capa física al centrarse en el desarrollo de la capa lógica.
La cadencia de estándares de PCI-SIG se basa en un ciclo de desarrollo de tres años, por lo que el borrador del anuncio se realizó según lo previsto, y se esperan aproximadamente dos años más de desarrollo. Suponiendo que el borrador del trabajo restante se desarrolle sin problemas, PCI-SIG espera finalizar PCIe 7.0 en 2025. El programa de cumplimiento de la especificación debería estar en funcionamiento para 2027. Las pruebas de cumplimiento y la certificación son necesarias antes de que se pueda enviar cualquier hardware comercial grande que utilice la nueva especificación y, con muy pocas excepciones, estas pruebas tienden a tardar de 2 a 2,5 años en completarse. Como resultado, no se espera que los primeros productos comerciales PCIe 7.0 se lancen hasta al menos 2027.
Especificaciones de cableado
Si bien PCIe 7.0 está en desarrollo, el hardware para PCIe 6.0 todavía está en desarrollo, e incluso los dispositivos PCIe 5.0 solo han estado disponibles por un corto tiempo. Además de la especificación principal, PCI-SIG completa áreas auxiliares, especialmente el cableado. Aunque tradicionalmente se piensa que PCIe es un bus encaminado a través de una placa de circuito impreso, el estándar siempre ha permitido el cableado. Con el nuevo estándar, PCI-SIG espera que crezca el uso de cableado en servidores y otros equipos de alta gama, ya que los PCB tienen un rango de canales limitado que empeora a medida que aumentan las frecuencias de la señal.
Para ello, PCI-SIG está desarrollando dos especificaciones de cableado que se espera que se publiquen en el cuarto trimestre de ese año, que cubren PCIe 5.0 y PCIe 6.0 (ya que la frecuencia de la señal no cambia), así como cables internos y externos. El cableado interno conecta dispositivos a otras partes dentro del sistema (dispositivos y placas base/backplanes), mientras que el cableado externo se utiliza para conexiones de sistema a sistema. PCI Express está aproximadamente una generación por detrás de Ethernet en tecnología de señalización y velocidades de señalización absolutas, por lo que gran parte del desarrollo inicial de la señalización de cobre de alta velocidad ya había sido abordado por el grupo de trabajo de Ethernet, simplificando un poco el estándar PCIe y el desarrollo del cableado. El desarrollo del cable es claramente más un caso de uso de servidor que de consumo, pero sigue siendo importante a medida que las empresas unen sistemas y clústeres más potentes.
El futuro de PCIe: tecnología óptica
Las computadoras actuales dependen en gran medida del bus PCI Express, que hace un gran trabajo al satisfacer la necesidad de conexiones de gran ancho de banda entre componentes. A medida que las demandas siguen aumentando, PCI-SIG mira hacia el futuro. Mientras trabaja en PCIe 6.0 y 7.0, también está explorando un cambio radical hacia interconexiones ópticas en lugar de las eléctricas utilizadas tradicionalmente. En agosto de 2023, PCI-SIG anunció la creación de un nuevo Grupo de Trabajo Óptico para ofrecer tecnología PCIe a través de conexiones ópticas, diseñado para ser independiente de la tecnología óptica, admitiendo una amplia gama de tecnologías ópticas y al mismo tiempo desarrollando potencialmente factores de forma específicos de la tecnología.
"Las conexiones ópticas serán un avance importante para la arquitectura PCIe, ya que permitirán un mayor rendimiento, menor consumo de energía, mayor alcance y menor latencia", dijo Nathan Brookwood, miembro de Insight 64. "Muchos mercados y aplicaciones ávidos de datos, como la nube y la computación cuántica, los centros de datos de hiperescala y la computación de alto rendimiento, se beneficiarán de una arquitectura PCIe que aproveche las conexiones ópticas".
"Estamos viendo un fuerte interés de la industria en ampliar el alcance del estándar de tecnología PCIe, multigeneración y energéticamente eficiente, ya establecido, al permitir la conectividad óptica entre aplicaciones", afirmó Al Yanes, presidente y presidente de PCI-SIG. "PCI-SIG agradece los aportes de la industria e invita a todos los miembros de PCI-SIG a unirse al Grupo de Trabajo Óptico, compartir su experiencia y ayudar a dar forma a los objetivos y requisitos específicos del grupo de trabajo".
Mientras que el grupo de trabajo existente continúa avanzando hacia velocidades de datos de 128 GT/s en PCIe 7.0, el nuevo grupo de trabajo óptico se centra en hacer que la arquitectura PCIe sea más amigable ópticamente. Lanzado por primera vez en 2000, PCI Express se desarrolló originalmente en torno a conectores de borde de alta densidad que todavía se utilizan en la actualidad. La especificación electromecánica de la tarjeta PCIe (CEM) define el factor de forma de la tarjeta complementaria utilizado durante las últimas dos décadas, desde x1 hasta x16. Si bien CEM se ha mantenido prácticamente sin cambios durante muchos años (en gran parte para garantizar la compatibilidad con versiones anteriores y posteriores), el estándar de señalización en sí ha experimentado múltiples actualizaciones de velocidad: la velocidad de un solo carril PCIe ha aumentado 32 veces desde 2000, y PCI-SIG la duplicará nuevamente con PCIe 7.0 en 2025. Debido al enorme aumento en los datos transmitidos por pin, el ancho de banda de frecuencia real utilizado ha aumentado de manera similar, con PCIe 7.0 configurado para funcionar a casi 32 GHz.
Al desarrollar estándares más nuevos, PCI-SIG trabajó para minimizar estos problemas, utilizando métodos de señalización alternativos que no requieren frecuencias más altas (como el PAM4 de PCIe 6) y retemporizadores de rango medio a medida que se mejoraron los materiales. Pero las limitaciones de frecuencia de las trazas de cobre dentro de las PCB nunca se han eliminado por completo, razón por la cual PCI-SIG creó un estándar oficial para PCIe basado en cableado de cobre. El estándar de cableado PCIe 5.0/6.0 brinda la opción de utilizar cables de cobre para transmitir PCIe dentro de un sistema (interno) y entre sistemas (externo); Los cables de cobre relativamente gruesos tienen menos pérdida de señal que las trazas de PCB, lo que supera el corto alcance del canal de las comunicaciones de alta frecuencia. Si bien está pensado como un reemplazo de los conectores PCIe CEM en lugar de un reemplazo total, su existencia resalta los problemas que enfrenta la transmisión de señales de alta frecuencia a través de cobre, problemas que solo se volverán más desafiantes una vez que llegue PCIe 7.0.
Esto es lo que llevó a la formación del Grupo de Trabajo Óptico de PCI-SIG. Al igual que la comunidad Ethernet, frecuentemente a la vanguardia de la innovación en señalización de alta frecuencia, PCI-SIG considera que las comunicaciones ópticas basadas en luz forman parte del futuro de PCIe, ya que ofrecen mayores distancias, mayores tasas de datos y menor consumo de energía que el cobre, cada vez más demandante de potencia. En rigor, transportar PCIe mediante conexiones ópticas no requiere un nuevo estándar óptico, y varios proveedores ya ofrecen soluciones propietarias orientadas a conexiones externas. Sin embargo, los estándares ópticos se crearon para estandarizar el funcionamiento y el comportamiento de PCIe sobre fibra. PCI-SIG dejó claro que no desarrollará el estándar para una única tecnología óptica, sino que pretende que sea independiente de la tecnología, lo que permitirá admitir una amplia gama de tecnologías ópticas.
El anuncio de PCI-SIG no se limita a sustituir cables de cobre por cables ópticos; el grupo también está considerando el "posible desarrollo de factores de forma específicos para cada tecnología". Aunque es poco probable que el conector CEM clásico desaparezca pronto (la compatibilidad descendente y ascendente es muy importante), es la forma más débil o más difícil de implementar PCIe en la actualidad. Si PCI-SIG contempla nuevos factores de forma, el Grupo de Trabajo Óptico al menos estudiará algún tipo de sucesor basado en óptica para CEM, lo que, de materializarse, sería fácilmente el cambio más importante en la historia de más de 23 años de la especificación PCIe. Pero cualquier cambio de este tipo, de producirse, tardará años en llegar; el amplio mandato del grupo tardará varios años en tener repercusión, presumiblemente no antes de desarrollar estándares de cableado para PCIe 7.0, si no de forma más directa en la especificación PCIe 8.0. Cualquier uso serio de PCIe óptico parecería basarse en transceptores ópticos económicos (es decir, fotónica de silicio). A medida que PCIe comienza a acercarse a los límites prácticos del cobre, el futuro de la interconexión de periféricos estándar de la industria podría estar avanzando hacia la luz.
