编辑更新：本文回顾 2024 年 4 月 2 日公布的 PCIe 7.0 v0.5 草案。PCI-SIG 已于 2025 年 6 月 11 日向成员发布 1.0 最终版。下文保留的预测反映草案发布时的展望。 PCI-SIG: PCIe 7.0 v1.0
PCI-SIG 于 2024 年 4 月 2 日向成员开放 0.5 版审阅，并将其称为汇总 0.3 版反馈后的首份正式草案。当时，最终版计划于 2025 年发布。 PCI-SIG: PCIe 7.0 v0.5
PCIe 7.0 是下一代计算机互连技术，旨在将单引脚数据传输速率提升至 128 GT/s——达到 PCIe 6.0 64 GT/s 的两倍、PCIe 5.0 32 GT/s 的四倍。这使得 16 通道（x16）连接可同时支持每个方向 256 GB/s 的带宽（不含编码开销）。这样的速度不仅惠及未来的数据中心，也能满足人工智能、高性能计算等应用对更快数据传输速率（包括网络数据传输速率）的需求。
为实现这些数据传输速率，PCIe 7.0 将物理层总线频率在 PCIe 5.0 和 6.0 的基础上再次翻倍。它保留了 PCIe 6.0 采用的四电平脉冲幅度调制（PAM4）、1b/1b FLIT 模式编码以及前向纠错（FEC）。PCI-SIG 表示，PCIe 7.0 规范还着重提升通道参数与覆盖范围，并改善能效。
总体而言，PCIe 7.0 的工程师们任重道远，因为该技术需要将物理层总线频率再次翻倍——而 PCIe 6.0 曾借助 PAM4 信号技术绕过了这一重大升级。提升数据信号性能没有免费的午餐，对于 PCIe 7.0，PCI-SIG 可以说又回到了困难模式：物理层必须再次改进，以在约 30GHz 的频率下运行。目前尚不清楚，主要工作将依靠智能信号技术（以及重定时器）完成，还是依赖更厚的印刷电路板（PCB）和低损耗材料等纯材料改进。
PCIe 7.0 的下一步重大进展是敲定 0.7 版本规范，该版本被视为完整草案，所有方面都必须完全定义，并通过测试芯片验证电气规范。在此版本之后将无法添加新功能。PCIe 6.0 最终经历了 0.3、0.5、0.7 和 0.9 四个主要草案，PCIe 7.0 很可能走同样的路线。即便 2025 年完成最终规范，首批 PCIe 7.0 硬件上市仍需数年，因为整个流程远不止规范发布本身。
PCIe 7.0 的功能目标
PCI-SIG 表示，PCIe 7.0 规范仍计划于 2025 年正式发布，其功能目标包括：
- 在 x16 配置下提供 128 GT/s 的原始比特率，以及最高 512 GB/s 的双向带宽。
- 采用 PAM4（四电平脉冲幅度调制）信号技术。
- 关注通道参数与传输距离。
- 继续实现低延迟与高可靠性目标。
- 提升能效。
- 保持与所有前代 PCIe 技术的向后兼容。
PCIe 7.0 旨在为数据密集型市场提供可扩展的互连方案，涵盖 800G Ethernet、AI/ML、超大规模数据中心、HPC、量子计算和云计算。随着 PCIe 技术持续演进以满足高带宽需求，PCIe 7.0 架构在提升能效的同时，重点关注通道参数与传输距离。
背景：早期草案
前一年 6 月，PCI-SIG 发布了 PCIe 7.0 的 0.3 版本。相关工作始于 2022 年，当时该组织在 PCI-SIG 开发者大会上宣布了 PCI Express 7.0 规范。
带宽说明：PCIe 7.0 的传输速率为 128 GT/s。最高 512 GB/s 指十六通道（x16）链路两个方向的合计带宽，并非单通道带宽。 PCI-SIG: 128 GT/s / 512 GB/s (x16)
“随着 PCIe 7.0 规范即将推出，PCI-SIG 将继续践行我们三十年来致力于提供行业领先规范、不断突破创新边界的承诺，”PCI-SIG 总裁兼主席 Al Yanes 表示。“随着 PCIe 技术不断演进以满足高带宽需求，我们的工作小组将重点关注通道参数与范围，以及提升能效。”
到 2023 年会议时，PCI-SIG 已完成首版草案 0.3 版，并准备向成员分发。早期草案通常较少涉及公开的技术细节，v0.3 也不例外。尽管如此，完成首版草案仍具有重要意义，因为它表明该组织已成功奠定了更高速 PCIe 通信所需的核心技术基础——考虑到物理层总线频率需要翻倍，这并非易事。在电气层面，PCIe 7.0 与其前代一样继续采用 PAM4 + FLIT 编码，因此下一代标准可将重点放在逻辑层开发上，从而大幅节省物理层开发工作。
PCI-SIG 的标准发布节奏基于三年开发周期，因此草案公告如期发布，预计还将有约两年的开发时间。若剩余草案工作顺利推进，PCI-SIG 预计将在 2025 年完成 PCIe 7.0 定稿。该规范的合规计划有望在 2027 年启动并运行。在新规范投入大规模商用硬件出货之前，必须进行合规测试与认证，且除极少数情况外，这些流程通常需要 2 至 2.5 年才能完成。因此，首批商用 PCIe 7.0 产品预计最早也要到 2027 年才会上市。
线缆规范
在 PCIe 7.0 开发的同时，PCIe 6.0 的硬件仍在开发中，而 PCIe 5.0 设备也才刚刚上市不久。除了核心规范之外，PCI-SIG 还在完善辅助领域，尤其是线缆部分。尽管 PCIe 传统上被视为通过印刷电路板（PCB）布线的总线，但该标准一直允许使用线缆。随着新标准的推出，PCI-SIG 预计服务器及其他高端设备中线缆的使用将会增长，因为 PCB 的通道范围有限，且会随着信号频率升高而进一步恶化。
为此，PCI-SIG 正在制定两项线缆规范，预计将于同年第四季度发布，涵盖 PCIe 5.0 和 PCIe 6.0（因为信号频率没有变化），以及内部和外部线缆。内部线缆用于将设备连接到系统内的其他部分（设备与主板/背板），而外部线缆则用于系统之间的连接。PCI Express 在信号技术和绝对信号速率方面大约落后以太网一代，因此高速铜缆信号的许多早期开发工作已由以太网工作组完成——这在一定程度上简化了 PCIe 标准和线缆的开发。线缆开发显然更偏向服务器应用场景，而非消费级应用，但随着企业构建更强大的系统和集群，它仍然具有重要意义。
PCIe 的未来：光学技术
当今计算机高度依赖 PCI Express 总线，它在满足组件之间高带宽连接需求方面表现出色。随着需求持续增长，PCI-SIG 也在展望未来。在推进 PCIe 6.0 和 7.0 的同时，该组织还在探索一种根本性转变——从传统电互连转向光互连。2023 年 8 月，PCI-SIG 宣布成立新的光学工作组，旨在通过光连接传输 PCIe 技术，并采用光学技术无关的设计理念——支持多种光学技术，同时可能开发针对特定技术的外形规格。
“光连接将是 PCIe 架构的一项重要进步，因为它能带来更高的性能、更低的功耗、更远的传输距离和更低的延迟，”Insight 64 研究员 Nathan Brookwood 表示。“许多数据密集型市场和应用，如云计算、量子计算、超大规模数据中心和高性能计算，都将从采用光连接的 PCIe 架构中受益。”
“我们看到业界对通过应用之间的光连接来扩展现有、多代、高能效 PCIe 技术标准覆盖范围表现出浓厚兴趣，”PCI-SIG 主席 Al Yanes 表示。“PCI-SIG 欢迎业界建言献策，并邀请所有 PCI-SIG 成员加入光学工作组，分享专业知识，共同制定工作组的具体目标与需求。”
在现有工作组继续推进 PCIe 7.0 达到 128 GT/s 数据速率的同时，新的光学工作组致力于让 PCIe 架构更易于采用光连接。PCI Express 于 2000 年首次发布，最初围绕至今仍在使用的高密度边缘连接器开发。PCIe 卡机电规范（CEM）定义了过去二十年来使用的扩展卡外形规格，涵盖 x1 到 x16。虽然 CEM 多年来基本保持不变（主要是为了确保向后和向前兼容），但信号标准本身已经历多次速率升级——自 2000 年以来，单条 PCIe 通道的速度提升了 32 倍，而 PCI-SIG 将在 2025 年凭借 PCIe 7.0 再次将其翻倍。由于每个引脚传输的数据量大幅增加，实际使用的频率带宽也相应提升，PCIe 7.0 的运行频率将接近 32GHz。
在制定新一代标准时，PCI-SIG 一直致力于减少这些问题——采用无需更高频率的替代信号方式（例如 PCIe 6 的 PAM4），并随着材料进步引入中端重定时器。但 PCB 内部铜走线的频率限制从未被彻底消除，这正是 PCI-SIG 为 PCIe 制定基于铜缆的官方标准的原因。PCIe 5.0/6.0 缆线标准提供了使用铜缆在系统内部（内部连接）和系统之间（外部连接）传输 PCIe 的选项；相对较粗的铜缆比 PCB 走线信号损耗更小，能够克服高频通信通道距离短的问题。虽然该标准旨在替代 PCIe CEM 连接器，而非全面取代现有规范，但它的出现凸显了铜缆高频信号传输所面临的难题——而随着 PCIe 7.0 的到来，这些难题将变得更加严峻。
这也促成了 PCI-SIG 光学工作组的成立。与以太网社区一样，PCI-SIG 始终站在高频信号创新的前沿，并将基于光的光通信视为 PCIe 的未来方向之一——相比功耗越来越高的铜缆，它能实现更长的传输距离、更高的数据速率以及更低的功耗。严格来说，通过光连接传输 PCIe 并不需要制定全新的光学标准，已有若干厂商提供面向外部连接的专有方案。但光学标准的制定旨在规范 PCIe 在光纤上的工作方式与行为表现。PCI-SIG 明确表示，他们不会为某一种单一的光学技术开发标准，而是力求使其具备技术无关性，从而支持多种光学技术。
PCI-SIG 的公告并不仅限于用光缆取代铜缆；该组织还在考虑“针对特定技术开发相应外形尺寸”的可能性。尽管经典的 CEM 连接器不太可能很快消失（向后和向前兼容性至关重要），但它已是当今实现 PCIe 的最薄弱/最困难的途径。如果 PCI-SIG 考虑新的外形尺寸，光学工作组至少会研究某种基于光学的 CEM 继任方案——一旦成真，这很可能成为 PCIe 规范 23 多年历史上最重大的变革。但任何此类变化即便发生，也尚需数年；该组织广泛的职权范围要产生实际影响还需数年时间——预计不会早于为 PCIe 7.0 制定布线标准，甚至可能更直接地体现在 PCIe 8.0 规范中。光学 PCIe 的任何大规模应用似乎都将依赖低成本光收发器（即硅光子技术）。随着 PCIe 逐渐逼近铜缆的实际极限，这一行业标准外设互连技术的未来很可能正走向光。
