PCI-SIG hat diese Woche Version 0.5 der PCI-Express 7.0-Spezifikation für seine Mitglieder veröffentlicht – den zweiten Entwurf der Spezifikation und den letzten Aufruf an PCI-SIG-Mitglieder, neue Funktionen für den Standard einzureichen. PCI-SIG nutzte das Update, um zu bekräftigen, dass die Entwicklung des neuen Standards für eine endgültige Version im Jahr 2025 weiterhin auf Kurs ist.
PCIe 7.0 ist die nächste Generation der Computerverbindungstechnologie, die darauf ausgelegt ist, die Datenübertragungsgeschwindigkeit auf 128 GT/s pro Pin zu erhöhen – das Doppelte der 64 GT/s von PCIe 6.0 und das Vierfache der 32 GT/s von PCIe 5.0. Dadurch kann eine 16-Lane-Verbindung (x16) gleichzeitig 256 GB/s Bandbreite in jede Richtung unterstützen (ohne Codierungs-Overhead). Solche Geschwindigkeiten werden für zukünftige Rechenzentren sowie für Anwendungen der künstlichen Intelligenz und des Hochleistungsrechnens, die schnellere Datenübertragungsraten erfordern, einschließlich Netzwerk-Datenübertragungsraten, sehr praktisch sein.
Um diese Datenübertragungsraten zu erreichen, verdoppelt PCIe 7.0 die Busfrequenz der physikalischen Schicht im Vergleich zu PCIe 5.0 und 6.0. Die in PCIe 6.0 verwendete Pulsamplitudenmodulation mit vierstufiger Signalisierung (PAM4), 1b/1b-FLIT-Modus-Kodierung und Vorwärtsfehlerkorrektur (FEC) bleibt erhalten. Laut PCI-SIG konzentriert sich die PCIe 7.0-Spezifikation auch auf verbesserte Kanalparameter und -abdeckung sowie eine verbesserte Energieeffizienz.
Insgesamt haben die Ingenieure hinter PCIe 7.0 einiges zu tun, da sie eine Verdoppelung der Busfrequenz der physikalischen Schicht erfordern – eine wichtige Entwicklung, die PCIe 6.0 mit der PAM4-Signalisierung umgangen hat. Bei der Verbesserung der Datensignalisierung gibt es nichts umsonst, und mit PCIe 7.0 befindet sich PCI-SIG wohl wieder in der Hard-Mode-Entwicklung, da die physikalische Schicht noch einmal verbessert werden muss – dieses Mal für den Betrieb bei etwa 30 GHz. Es bleibt abzuwarten, wie viel der schweren Arbeit durch intelligente Signalisierung (und Retimer) erledigt wird und wie viel durch reine Materialverbesserungen, wie z. B. dickere Leiterplatten (PCBs) und verlustarme Materialien.
Der nächste große Schritt für PCIe 7.0 ist die Fertigstellung der Version 0.7 der Spezifikation, die als vollständiger Entwurf gilt, bei dem alle Aspekte vollständig definiert und die elektrischen Spezifikationen mit Testchips überprüft werden müssen. Nach dieser Iteration können keine neuen Funktionen hinzugefügt werden. PCIe 6.0 durchlief schließlich vier große Entwürfe – 0,3, 0,5, 0,7 und 0,9 – sodass PCIe 7.0 wahrscheinlich auf dem gleichen Weg ist. Es dürfte mehrere Jahre dauern, bis die erste PCIe-7.0-Hardware nach ihrer Fertigstellung im Jahr 2025 auf den Markt kommt, da der Prozess weit über die Veröffentlichung der endgültigen Spezifikation hinausgeht.
Funktionale Ziele von PCIe 7.0
Laut PCI-SIG ist die PCIe 7.0-Spezifikation immer noch auf dem Weg zur vollständigen Veröffentlichung im Jahr 2025 und beinhaltet die folgenden funktionalen Ziele:
- Bietet eine Rohbitrate von 128 GT/s und eine bidirektionale Bandbreite von bis zu 512 GB/s in einer x16-Konfiguration.
- Nutzt die PAM4-Signalisierung (4-stufige Pulsamplitudenmodulation).
- Achtet auf Kanalparameter und Reichweite.
- Erreicht weiterhin die Ziele einer geringen Latenz und einer hohen Zuverlässigkeit.
- Verbessert die Energieeffizienz.
- Behält die Abwärtskompatibilität mit allen vorherigen Generationen der PCIe-Technologie bei.
PCIe 7.0 ist als skalierbare Verbindungslösung für datenintensive Märkte wie 800G-Ethernet, KI/ML, Hyperscale-Rechenzentren, HPC, Quantencomputing und Cloud konzipiert. Während sich die PCIe-Technologie weiterentwickelt, um hohen Bandbreitenanforderungen gerecht zu werden, konzentriert sich die PCIe 7.0-Architektur auf Kanalparameter und Reichweite und verbessert gleichzeitig die Energieeffizienz.
Hintergrund: Frühere Entwürfe
Im Juni des Vorjahres veröffentlichte PCI-SIG Version 0.3 von PCIe 7.0. Die ersten Arbeiten begannen im Jahr 2022, als die Gruppe auf der PCI-SIG Developer Conference die PCI Express 7.0-Spezifikation ankündigte.
„Seit 30 Jahren lautet das Leitprinzip der PCI-SIG: ‚Wenn wir es bauen, werden sie kommen‘“, sagte Nathan Brookwood, Fellow bei Insight 64. „Frühe parallele Versionen der PCI-Technologie unterstützten Hunderte von Megabyte/Sekunde und waren ideal für die Grafik-, Speicher- und Netzwerkanforderungen der 1990er Jahre geeignet. Im Jahr 2003 wurde die PCI-SIG zu einem seriellen Design weiterentwickelt, das Gigabyte/Sekunde-Geschwindigkeiten unterstützt, um schnellere Solid-State-Festplatten zu unterstützen 100MbE Ethernet hat die Bandbreite der PCIe-Spezifikation alle drei Jahre verdoppelt, um den Herausforderungen neuer Anwendungen und Märkte gerecht zu werden. Die PCI-SIG hat nun Pläne angekündigt, die Lane-Geschwindigkeit auf 512 GB/s (bidirektional) zu verdoppeln, was sie auf den Weg bringt, die Leistung der PCIe-Spezifikation in einem weiteren Dreijahreszyklus zu verdoppeln.
„Mit der kommenden PCIe 7.0-Spezifikation setzt PCI-SIG unser 30-jähriges Engagement für die Bereitstellung branchenführender Spezifikationen fort, die die Grenzen der Innovation verschieben“, sagte Al Yanes, Präsident und Vorsitzender von PCI-SIG. „Da sich die PCIe-Technologie weiterentwickelt, um hohen Bandbreitenanforderungen gerecht zu werden, wird der Schwerpunkt unserer Arbeitsgruppe auf Lane-Parametern und -Bereichen sowie der Verbesserung der Energieeffizienz liegen.“
Bis zum Treffen im Jahr 2023 hatte PCI-SIG den ersten Entwurf, Version 0.3, fertiggestellt und konnte an die Mitglieder verteilt werden. Frühe Entwürfe konzentrieren sich tendenziell weniger auf öffentliche technische Details, und Version 0.3 bildete da keine Ausnahme. Dennoch war die Fertigstellung des ersten Entwurfs wichtig, da sie zeigte, dass die Gruppe erfolgreich die technischen Kerngrundlagen entwickelt hatte, die für eine schnellere PCIe-Kommunikation erforderlich waren – keine leichte Aufgabe angesichts der erforderlichen Verdoppelung der Busfrequenz der physikalischen Schicht. Auf der elektrischen Seite bleibt PCIe 7.0 wie sein Vorgänger bei der PAM4 + FLIT-Kodierung, sodass der nächste Standard erheblichen Aufwand bei der Entwicklung der physikalischen Schicht einspart, indem er sich auf die Entwicklung der logischen Schicht konzentriert.
Der Standardrhythmus von PCI-SIG basiert auf einem dreijährigen Entwicklungszyklus, sodass die Ankündigung des Entwurfs im Zeitplan lag und etwa zwei weitere Jahre Entwicklungszeit erwartet wurden. Unter der Annahme, dass die verbleibenden Entwurfsarbeiten reibungslos verlaufen, geht PCI-SIG davon aus, PCIe 7.0 im Jahr 2025 fertigzustellen. Das Compliance-Programm der Spezifikation sollte bis 2027 in Betrieb sein. Konformitätstests und Zertifizierungen sind erforderlich, bevor große kommerzielle Hardware, die die neue Spezifikation verwendet, ausgeliefert werden kann, und mit sehr wenigen Ausnahmen dauert die Fertigstellung in der Regel 2 bis 2,5 Jahre. Daher wird erwartet, dass die ersten kommerziellen PCIe 7.0-Produkte frühestens im Jahr 2027 auf den Markt kommen.
Verkabelungsspezifikationen
Während sich PCIe 7.0 in der Entwicklung befindet, befindet sich Hardware für PCIe 6.0 noch in der Entwicklung und selbst PCIe 5.0-Geräte sind erst seit kurzer Zeit verfügbar. Neben der Kernspezifikation vervollständigt PCI-SIG auch Nebenbereiche, insbesondere die Verkabelung. Obwohl man sich PCIe traditionell als einen Bus vorstellt, der durch eine Leiterplatte geführt wird, hat der Standard schon immer eine Verkabelung zugelassen. Mit dem neuen Standard geht PCI-SIG davon aus, dass die Verwendung von Kabeln in Servern und anderen High-End-Geräten zunehmen wird, da Leiterplatten über einen begrenzten Kanalbereich verfügen, der sich mit zunehmenden Signalfrequenzen verschlechtert.
Zu diesem Zweck entwickelt PCI-SIG zwei Verkabelungsspezifikationen, die voraussichtlich im vierten Quartal dieses Jahres veröffentlicht werden und PCIe 5.0 und PCIe 6.0 (da sich die Signalfrequenz nicht ändert) sowie interne und externe Kabel abdecken. Die interne Verkabelung verbindet Geräte mit anderen Teilen innerhalb des Systems (Geräte und Motherboards/Rückwandplatinen), während die externe Verkabelung für System-zu-System-Verbindungen verwendet wird. Da PCI Express bei der Signalisierungstechnologie und den absoluten Signalraten etwa eine Generation hinter Ethernet zurückbleibt, hat sich die Ethernet-Arbeitsgruppe bereits mit der anfänglichen Entwicklung der Hochgeschwindigkeits-Kupfersignalisierung beschäftigt, wodurch die Entwicklung des PCIe-Standards und der Verkabelung etwas vereinfacht wurde. Bei der Kabelentwicklung handelt es sich eindeutig eher um einen Anwendungsfall für Server als für Verbraucher, aber sie bleibt wichtig, da Unternehmen leistungsfähigere Systeme und Cluster zusammenfügen.
Die Zukunft von PCIe: Optische Technologie
Heutige Computer setzen stark auf den PCI Express-Bus, der die Anforderungen an hochbandbreitige Verbindungen zwischen Komponenten hervorragend erfüllt. Mit steigenden Anforderungen blickt PCI-SIG voraus. Neben der Arbeit an PCIe 6.0 und 7.0 prüft das Konsortium einen radikalen Wandel hin zu optischen Verbindungen anstelle der traditionell genutzten elektrischen. Im August 2023 kündigte PCI-SIG die Gründung einer neuen Optical Working Group an, um PCIe-Technologie über optische Verbindungen bereitzustellen; sie soll technologieagnostisch sein – also eine breite Palette optischer Technologien unterstützen und gegebenenfalls technologiespezifische Formfaktoren entwickeln.
„Optische Verbindungen sind ein wichtiger Fortschritt für die PCIe-Architektur, da sie höhere Leistung, geringeren Stromverbrauch, größere Reichweite und niedrigere Latenz ermöglichen“, sagte Nathan Brookwood, Fellow bei Insight 64. „Viele datenhungrige Märkte und Anwendungen wie Cloud- und Quantencomputing, Hyperscale-Rechenzentren und High-Performance-Computing profitieren von einer PCIe-Architektur, die optische Verbindungen nutzt.“
„Die Branche zeigt großes Interesse daran, die Reichweite des etablierten, mehrgenerationigen, energieeffizienten PCIe-Technologiestandards durch optische Konnektivität zwischen Anwendungen auszudehnen“, sagte Al Yanes, Präsident und Vorsitzender von PCI-SIG. „PCI-SIG begrüßt das Feedback der Industrie und lädt alle PCI-SIG-Mitglieder ein, der Optical Working Group beizutreten, ihr Fachwissen einzubringen und die konkreten Ziele sowie Anforderungen der Arbeitsgruppe mitzugestalten.“
Während die bestehende Arbeitsgruppe weiter auf 128 GT/s-Datenraten bei PCIe 7.0 hinarbeitet, konzentriert sich die neue optische Arbeitsgruppe darauf, die PCIe-Architektur optikfreundlicher zu gestalten. PCI Express, erstmals 2000 veröffentlicht, wurde ursprünglich für hochdichte Steckverbinder am Kartenrand entwickelt, die noch heute verwendet werden. Die PCIe Card Electromechanical Specification (CEM) definiert den Add-in-Card-Formfaktor der letzten zwei Jahrzehnte von x1 bis x16. Obwohl sich CEM über viele Jahre nahezu unverändert geblieben ist (vor allem, um Abwärts- und Aufwärtskompatibilität zu gewährleisten), hat der Signalisierungsstandard selbst mehrere Geschwindigkeitsupgrades erfahren: Die Geschwindigkeit einer einzelnen PCIe-Lane hat sich seit 2000 ver32facht, und PCI-SIG wird sie mit PCIe 7.0 im Jahr 2025 erneut verdoppeln. Aufgrund des enormen Anstiegs der pro Pin übertragenen Daten hat sich die tatsächlich genutzte Frequenzbandbreite ähnlich erhöht; PCIe 7.0 soll bei fast 32 GHz betrieben werden.
Bei der Entwicklung neuerer Standards hat PCI-SIG diese Probleme minimiert – unter anderem durch alternative Signalisierungsverfahren, die keine höheren Frequenzen erfordern (wie PAM4 bei PCIe 6), und durch Retimer für mittlere Strecken, während sich die Materialien verbesserten. Doch die Frequenzbegrenzungen von Kupferleitungen auf PCBs ließen sich nie vollständig beseitigen. Deshalb schuf PCI-SIG einen offiziellen Standard für PCIe auf Basis von Kupferkabeln. Der PCIe 5.0/6.0-Kabelstandard bietet die Möglichkeit, PCIe innerhalb eines Systems (intern) und zwischen Systemen (extern) über Kupferkabel zu übertragen; vergleichsweise dicke Kupferkabel weisen geringere Signalverluste als PCB-Leiterbahnen auf und überwinden die geringe Kanalreichweite hochfrequenter Kommunikation. Er ist zwar als Ersatz für PCIe-CEM-Steckverbinder und nicht als flächendeckender Ersatz gedacht, doch seine Existenz verdeutlicht die Probleme, denen die hochfrequente Signalübertragung über Kupfer gegenübersteht – Probleme, die mit dem Eintreffen von PCIe 7.0 nur noch schwieriger werden.
Dies führte zur Gründung der PCI-SIG Optical Working Group. Wie die Ethernet-Community, die oft an der Spitze von Innovationen bei der Hochfrequenz-Signalübertragung steht, betrachtet PCI-SIG lichtbasierte optische Kommunikation als Teil der Zukunft von PCIe – mit größeren Reichweiten, höheren Datenraten und geringerem Stromverbrauch als der zunehmend energiehungrige Kupferansatz. Streng genommen erfordert die Übertragung von PCIe über optische Verbindungen keinen neuen optischen Standard, und mehrere Anbieter bieten bereits proprietäre Lösungen für externe Verbindungen an. Optische Standards wurden jedoch entwickelt, um zu standardisieren, wie PCIe über Glasfaser funktioniert und sich verhält. PCI-SIG hat klargemacht, dass der Standard nicht für eine einzelne optische Technologie entwickelt wird, sondern technologieunabhängig ausgelegt werden soll, um eine breite Palette optischer Technologien zu unterstützen.
Die Ankündigung von PCI-SIG beschränkt sich nicht darauf, Kupferkabel durch optische Kabel zu ersetzen; die Gruppe prüft auch die „mögliche Entwicklung technologiespezifischer Formfaktoren“. Auch wenn der klassische CEM-Connector voraussichtlich nicht so bald verschwinden wird (Rückwärts- und Vorwärtskompatibilität sind sehr wichtig), ist er heute die schwächste/schwierigste Möglichkeit, PCIe bereitzustellen. Wenn PCI-SIG neue Formfaktoren in Betracht zieht, wird die Optical Working Group zumindest eine Art optischen Nachfolger für CEM prüfen – was, sollte es Realität werden, mit Abstand die größte Änderung in der mehr als 23-jährigen Geschichte der PCIe-Spezifikation darstellen würde. Doch eine solche Änderung, falls sie überhaupt kommt, liegt noch Jahre in der Zukunft; der weite Aufgabenbereich der Gruppe wird sich erst in mehreren Jahren auswirken – vermutlich frühestens bei der Entwicklung von Kabelstandards für PCIe 7.0, wenn nicht sogar direkt für die PCIe-8.0-Spezifikation. Jeder ernsthafte Einsatz von optischem PCIe dürfte auf kostengünstigen optischen Transceivern basieren (d. h. Siliziumphotonik). Da PCIe allmählich die praktischen Grenzen von Kupfer erreicht, könnte die Zukunft des branchenüblichen Peripherie-Interconnects tatsächlich im Licht liegen.
